Последовательный сумматор

Последовательный сумматор - №1 - открытая онлайн библиотека При последовательном вводе используется один полусумматор с дополнительной цепью задержки. Оба слагаемых в последовательном коде подаются на снимаются тоже в последовательном. Цепь задержки обеспечивает хранение импульса переноса на время одного такта, т.е. до прихода пары следующего разряда, с которым он будет просуммирован. Задержку обеспечивает D-триггер. Для хранения и ввода слагаемых А и В, а также для преобразования параллельного кода в последовательный и наоборот применяют регистр сдвига.

Достоинства: малые аппаратные затраты.

Недостатки: низкое быстродействие.

Разработаны схемы более быстродействующих сумматоров, например:

1) n-разрядный параллельный сумматор с последовательным переносом. Быстродействие его ограничено задержкой переноса, т.к. формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей системе.

2) n-разрядный параллельный сумматор с параллельным переносом с использованием специальных узлов блоков сквозного переноса.

Сумматоры ТТЛ.

Последовательный сумматор - №2 - открытая онлайн библиотека Предназначен для построения многоразрядных схем сложения и вычитания с параллельной обработкой входной информации и последовательной передачей сигналов переноса. Для каждого слагаемого А и В имеется по 4 входа.

Элементы входной логики объединены цепью монтажное &, поэтому сигналы на входы А3 и В3 должны поступать с устройств с открытыми коллекторами.

Благодаря усложненной входной логике, сумматор обладает большими функциональными возможностями. Многоразрядные сумматоры и вычитатели на его основе организуются без дополнительных элементов и могут работать в положительной и отрицательной логике. Удобен для схем с последовательным суммированием. Прямые и инверсные входы принадлежащие каждому из слагаемых одновременно не используются. Когда в работе А1, А2, В1, В2 на А3, А4, В3, В4 подаем высокий уровень. При использовании в качестве рабочих А3, А4, В3, В4 на остальные подаем «0».

Входы Выходы
Ро А В Последовательный сумматор - №3 - открытая онлайн библиотека Последовательный сумматор - №4 - открытая онлайн библиотека S

ИМ2 – двухразрядный полный сумматор. ИМ3 – четырехразрядный полный сумматор.

Последовательный сумматор - №5 - открытая онлайн библиотека

Действие основано на параллельном суммировании данных в разных разрядах при последовательном переносе из разряда в разряд. Вход переноса оставлять открытым нельзя.

Чтобы сделать из сумматора вычитатель нужно инвертировать одно из слагаемых.

Последовательный сумматор - №6 - открытая онлайн библиотека

Сумматор-вычитатель (сложение Последовательный сумматор - №7 - открытая онлайн библиотека , вычитание Последовательный сумматор - №8 - открытая онлайн библиотека )

Последовательный сумматор - №9 - открытая онлайн библиотека

Умножитель

Последовательный сумматор - №10 - открытая онлайн библиотека

Для умножения, в т.ч. чисел большей разрядности могут использоваться специальные микросхемы умножители.

Деление аппаратными средствами сложнее других арифметических действий. Часто применяют методы основанные на последовательном вычитании делимого из делителя с помощью вычитателя.

ИМ5 – 2 одноразрядных двоичных полусумматора.

ИМ6 – 4х-разрядный полусумматор с ускоренным переносом.

ИМ7 – 4 одноразрядных последовательных тактируемых сумматора-вычитателя.

Последовательный сумматор - №11 - открытая онлайн библиотека

Таймеры. Однотактный и многотактный таймеры. Мультивибраторы на однотактном таймере. Мультивибраторы на однотактном таймере, с регулируемыми длительностями импульсов и пауз, с регулируемой скважностью

 
 
.

Последовательный сумматор - №12 - открытая онлайн библиотека

Однотактный таймер.

R S Qn+1
Qn
n/0

Последовательный сумматор - №13 - открытая онлайн библиотека Последовательный сумматор - №14 - открытая онлайн библиотека

На S1 поступает 1, триггер сбрасывается в 1-ое состояние, S2 размыкается, начинается заряд Сt с постоянной времени τ=Ct∙Rt. Как только напряжение на Сt достигает Uоп на выходе DA появляется высокий уровень, который перебрасывает DD в 0-ое состояние, S2 – замыкается и разряжает Сt. Таймер ждет нового запускающего импульса. Длительность формируемого импульса примерно равана 0,5 – 0,7 – 1,1 от τ.

Для аварийного прекращения импульса (к.з.) предназначен вход сброса, который замыкает S1 и разряжает Сt.

Получение Uопор от источника питания с помощью Rд позволяет стабилизировать длительность импульса при изменении Uп в широких пределах.

Многотактный таймер.

Последовательный сумматор - №15 - открытая онлайн библиотека

Недостаток однотактного таймера: ограниченное время τ=1мс, Rt=1 Мом.

Виды таймеров:

(1006ВИ1

556 – сдв.

558 – счетв.)

Последовательный сумматор - №16 - открытая онлайн библиотека

Последовательный сумматор - №17 - открытая онлайн библиотека В исходном состоянии на выходе Q DD1 – 0, на выходе Q΄ - 1, VT1 открыт, Сt разряжен, на выходе 2 высший уровень через резистор R1. Если на вход 2 подать низкий уровень, на выходе DA2 появится высокий, а DD1 сбросится в 1, на Q΄ - 0, на выходе 3 будет 1, VT1 закроется и начнется заряд Сt через Rt. Как только Uct=2Uп/3=U5, на выходе DA1 появится высокий уровень, который перебросит DD1 в 0, Q΄=1, U3=0, VT1 открывается и разряжает Сt. Вернулись в исходное состояние.

При подаче на 4-ый уровень сигнала меньше 0,4 В таймер отключается, сбрасывается на 0.

Сопротивление Rt не должно быть менее 150 Ом и более 10 Мом. При этом tимп≈1,1 Сt Rt. Погрешность формирования временного импульса не хуже 1-го %.

Последовательный сумматор - №18 - открытая онлайн библиотека